Esd clamp for multi-bonded pins

Pince esd pour broches à connexions multiples

Abstract

La présente invention concerne un circuit comprenant une pluralité de segments et un circuit de blocage. Chaque segment de la pluralité de segments comprend un plot de connexion couplé à une broche à connexions multiples par le biais d'un fil de connexion respectif et un conducteur couplant le plot de connexion à une connexion interne respective. Le plot de connexion de chaque segment de la pluralité de segments est couplé à la même broche à connexions multiples. Le circuit de blocage comprend une pluralité de broches d'entrée et une pluralité de transistors de blocage. Chaque broche d'entrée est couplée au plot de connexion d'un segment respectif de la pluralité de segments par le biais du conducteur respectif. Chaque transistor de couplage est couplé à une broche d'entrée respective des broches d'entrée, chaque transistor de blocage de la pluralité de transistors de blocage est configuré pour empêcher une tension sur le conducteur respectif de dépasser une limite de tension respective.
A circuit comprises a plurality of segments and a clamp circuit. Each of the plurality of segments comprises a bond pad coupled to a multi-bonded pin via a respective bond wire and a conductor coupling the bond pad to a respective internal connection. The bond pad from each of the plurality of segments is coupled to the same multi-bonded pin. The clamp circuit comprises a plurality of input pins and a plurality of clamp transistors. Each input pin is coupled to the bond pad of a respective one of the plurality of segments via the respective conductor. Each clamp transistor is coupled to a respective one of the input pins, wherein each of the plurality of clamp transistors is configured to prevent a voltage on the respective conductor from exceeding a respective voltage limit.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (4)

    Publication numberPublication dateAssigneeTitle
    US-2006092589-A1May 04, 2006Dipankar Bhattacharya, Kriz John C, Morris Bernard L, Yehuda SmoohaElectrostatic discharge protection in a semiconductor device
    US-5239440-AAugust 24, 1993National Semiconductor CorporationElectrostatic discharge protection for integrated circuits
    US-5900643-AMay 04, 1999Harris CorporationIntegrated circuit chip structure for improved packaging
    US-6424028-B1July 23, 2002Koninklijke Philips Electronics N.V.Semiconductor devices configured to tolerate connection misalignment

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle